PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-158147

(43) Date of publication of application: 18.06.1990

(51)Int.CI.

H01L 21/60

(21)Application number: 63-312538

(71)Applicant:

FUJITSU LTD

KYUSHU FUJITSU ELECTRON:KK

(22)Date of filing:

09.12.1988

(72)Inventor:

YAGASHIRA SHOICHI


NAKAMURA TORU

(54) **SEMICONDUCTOR**

(57) Abstract:

PURPOSE: To remove noise efficiently and to prevent malfunction of a semiconductor by directly connecting the electrode of a semiconductor chip in a package with the capacitor, without using a wire connected to an external lead, by another wire.

CONSTITUTION: A capacitor 10 is mounted through an insulator 8 on a die-stage 4 on the opposite side to the mounting face of an IC chip 2. The power source pad 12 of the IC chip 2 and the grounding pad 12g are respectively connected to a power source terminal 6v and a grounding terminal 6g in an external lead terminal 6 by wires 14v and 14g. Other pads are connected similarly to the external lead terminal 6 by wires. And at the same time, the power source pad 12v and the grounding pad 12g are connected to both electrodes 18 and 20 of the capacitor 10 by wires 16v and 16g, respectively. And all of them are sealed hermetically by synthetic resin mold 22.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩日本国特許庁(JP) ⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平2-158147

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)6月18日

H 01 L 21/60

301 A

6918-5F

審査請求 未請求 請求項の数 1 (全13頁)

半導体装置 60発明の名称

②特. 顧 昭63-312538

②出 顧 昭63(1988)12月9日

谷頭 正一 @発明者

鹿児島県薩摩郡入来町副田5950番地 株式会社九州富士通

エレクトロニクス内

亭 中村 79発 明者

鹿児島県薩摩郡入来町副田5950番地 株式会社九州富士通

エレクトロニクス内

の出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

株式会社九州富士通工 願 人 例出

鹿児島県薩摩郡入来町副田5950番地

レクトロニクス

外2名 弁理士 井桁 貞一 の代理 人

瞯

1. 発明の名称

半導体装置

2. 特許請求の範囲

パッケージ内にコンデンサおよび半導体チップ を収納し、前記半導体チップの電極と前記パッケ ージの外部リードとの間がワイヤにて接続されて なると共に、前記半導体チップの電極と前記コン デンサとの間は、前記外部リードに接続されるワ イヤを介さず、別のワイヤによって、直接接続さ れてなることを特徴とする半導体装置。

3. 発明の詳細な説明

半導体装置に係り、特にパッケージにコンデン サを収納する半導体装置に関し、

ノイズの混入を除去して、試動作を助止するす

ることができる半導体装置を提供することを目的

パッケージ内にコンデンサおよび半導体チップ を収納し、前記半導体チップの電極と前記パッケ ージの外部リードとの間がワイヤにて狡統されて なると共に、前記半導体チップの電極と前記コン デンサとの間は、前記外部リードに投続されるワ イヤを介さず、別のワイヤによって、直接接続さ れてなるように構成する。

[産業上の利用分野]

本発明は半導体装置に係り、特にパッケージに コンデンサを収納する半準体装置に関する。

[従来の技術]

半導体装置は、その高集積化および高速化と共 に電源ノイズは大きくなる傾向にあり、また高速 化に伴い電源ノイズによる誤動作も大きな同題と なっており、適切なノイズ低減法が求められてい **3**.

このため、従来の半導体装置においては、第8 図に示されるように、パッケージのダイステージ 4に取り付けられたIC(半導体集積回路)チッ ア2の電源パッドおよび接地パッドは、それぞれ ワイヤ線14v。14gによって外部リード端子 6中の電源場子6vおよび接地増子6gに接続される電源Vcc と接地端子6gが接続される電源Vcc と接地端子6gが接続される電源Vcc とが設けられる場合が多い。

しかし、ICチップの高集積化に伴って外部リード端子の数が増加すると、電源端子6 v と接地端子6 g との間の距離が長くなることに起因するノイズが生じ易くなる問題があった。

こうした問題を解決するため、パッケージ内に ノイズキャンセラとしてのコンデンサを収納して ICナップの近くに接続することが提案されてい る(特開昭61-35544号)。

次に、この提案による従来の半導体装置を、第 7回を用いて説明する。

ンデンサ30はダイステージ4とICチップ2と の間に重ねられることもある。また、パッケージ はモールドパッケージに限らず、セラミック基体 34と茲36とによって気密封止するセラミック パッケージが用いられることもある。

[発明が解決しようとする課題]

しかしながら、上記提案による従来の半導体装置においては、ICチップの電源パッドおよび接地パッドとコンデンサとの間に、それぞれパッドと外部リード端子とを接続するワイヤ線およびその外部リード端子とコンデンサとを接続するワイヤ線が存在するため、これらのワイヤ線のインダクタンスによってノイズが発生するという問題があった。

そこで本発明は、ノイズの発生を低減して、誤動作を防止するすることができる半導体装置を提供することを目的とするものである。

第7図(a)において、合成とは、 ではまないでは、 ないでは、

このようにして、ノイズキャンセラとしてのコンデンサ30を1Cチップ2の近くに接続することにより、電源端子6vと接地端子6gとの間の距離が長くなることに起因するノイズを低減している。

なお、第7図(b)に示されるように、板状コ

[課題を解決するための手段]

上記課題は、パッケージ内にコンデンサおよび 半導体チップを収納し、前記半導体チップの電便 と前記パッケージの外部リードとの間がワイヤに て接続されてなると共に、前記半導体チップの電 極と前記コンデンサとの間は、前記外部リードに 接続されるワイヤを介さず、別のワイヤによって、 直接接続されてなることを特徴とする半導体装置 によって達成される。

[作 用]

すなわち本発明は、ICチップの電源パッドおよび接地パッドをそれぞれコンデンサに直接に接続することにより、電源パッドおよび接地パッドとコンデンサとの間のインダクタンスをそれぞれ小さくし、このインダクタンスによるノイズの発生を低減すると非に、コンデンサのノイズ除去効果を大きくすることができる。

[吳施例]

以下、本発明を図示する実施例に基づいて具体的に説明する。

第1団(a)。(b)は、それぞれ本売明の第 1の実施例による半導体装置の断面を示す断面図 およびその平両因である。

1 C チップ 2 を取り付けるダイステージ 4 と周 四に配列された複数の外部リード増子 6 とを有す るモールドパッケージにおいて、I C チップ 2 の 取付け面と反対側のダイステージ 4 上に、絶縁物 8 を介して、コンデンサ 1 0 が搭載されている。

I C チップ 2 の電源パッド 1 2 v および接地パッド 1 2 g は、それぞれワイヤ線 1 4 v , 1 4 g によって、外部リード増子 6 中の電源増子 6 v および接地増子 6 g に接続されている。他のパッドも同様にワイヤ線によって外部リード増子 6 に接続されているが、繁雑になるためここでは図示しない。そして同時に、電源パッド 1 2 v および接地パッド 1 2 g は、それぞれワイヤ線 1 6 v . 1 6 g によって、コンデンサ 1 0 の両電極 1 8 . 2 0 に接続されている。

次に、本売明の第3の実施例による半導体装置 を説明する。

第3の実施例は、第3図(a)の断面図および 第3図(b)の平面図に示されるように、コンデ ンサ10がICチップ2と並んでICチップ2の 取付け面と同じ側のダイステージ4上に、絶縁物 28を介して、設けられている点に特徴がある。

そして I C チップ 2 の電源パッド 1 2 v および 接地パッド 1 2 g が、それぞれワイヤ線 1 4 v ・ 1 4 g によって、外部リード幅子 6 中の電源場子 6 v および接地端子 6 g に接続されていること、 同時に電源パッド 1 2 v および接地パッド 1 2 g がそれぞれワイヤ線 1 6 v ・ 1 6 g によって、コンデンサ 1 0 の両電極 1 8 ・ 2 0 に接続されていること等は、第 1 および第 2 の実施例と同じである。

なお、上記第1ないし第3の実施例においては、 いずれもモールドパッケージを用いているが、そ の他のパッケージ例えばセラミックパッケージで あってもよい。 そしてこれらのICチップ2、ダイステージ4、外部リード電子6,6 v,6 gの先曜部、コンデンサ5、ワイヤ線14 v,14 g,16 v,16 gは、全て合成樹脂モールド22によって気密封止されている。

次に、木発明の第2の実施例による半導体装置を設明する。

第2の実施例は、第2図(a)の断面図および 第2図(b)の平面図に示されるように、コンデ ンサ10がICチップ2とダイステージ4との同 に、それぞれ絶縁物24。26を介して、設けら れている点に特徴がある。

そして1 C チップ2の電源パッド1 2 v および 接地パッド1 2 g が、それぞれワイヤ線1 4 v ・ 1 4 g によって、外部リード端子 6 中の電源端子 6 v および接地端子 6 g に接続されていること、 同時に電源パッド1 2 v および接地パッド1 2 g がそれぞれワイヤ線1 6 v ・ 1 6 g によって、コ ンデンサ1 0 の両電極1 8 ・ 2 0 に接続されてい ること等は、上記第1の実施例と同じである。

次に、上記第1ないし第3の実施例による半導体装置の等価回路を、第7因に示した従来の半導体装置の等価回路と比較して、第4因に示す。

上記実施例による半導体装置の等価回路は、第4図(a)に示されるように、ICチップ2の電源パッド12vが、ワイヤ線14vのインダクタンス成分し1および電源帽子6vのインダクタンス成分し2を介して、電源Veeに接続されている。そして同時に、電源パッド12vは、ワイヤ線16vのインダクタンス成分し3を介して、コンデンサ10の一方の電極18に接続されている。

同様にして、ICチップ2の接地パッド12gが、ワイヤ線14gのインダクタンス成分し4および接地端子6gのインダクタンス成分し5を介して、接地GNDに接続されている。そして同時に、接地パッド12gは、ワイヤ線16gのインダクタンス成分し6を介して、コンデンサ10の他方の電極20に接続されている。

すなわち、I C チップ 2 の電源パッド 1 2 v お よび接地パッド 1 2 g が、それぞれワイヤ線 1 6 v, 16gによってコンデンサ10の両電価18, 20に直接に接続されているため、電源パッド12 v および接地パッド12gとコンデンサ10の両電価18, 20との間には、それぞれワイヤ様16 v のイングクタンス成分し3およびイングクタンス成分し6だけが存在している。

これに対して、従来の半導体装置の等価回路は、 第4団(b)に示されるように、ICチップ2の 電源パッド38 vが、ワイヤ線14 vのイングク タンス成分し1および電源場子6 vのイングクタ ンス成分し2を介して電源Veeに接続され、また 同時に、ワイヤ線14 vのイングクタンス成分し 1およびワイヤ線32 vのイングクタンス成分し 7を介してコンデンサ30の一方の電極に接続されている。

同様にして、ICナップ2の接地パッド38gが、ワイヤ線14gのイングクタンス成分し4および接地場子6gのイングクタンス成分し5を介して接地GNDに接続され、また同時に、ワイヤ線14gのインダクタンス成分し4およびワイヤ

線32gのインダクタンス成分し8を介してコン デンサ30の他方の電極に接続されている。

すなわち、I C ナップ 2 の電源バッド 3 8 v および接地パッド 3 8 g が、それぞれワイヤ線 1 4 v , 3 2 v および 1 4 g , 3 2 g によって、コンデンサ 3 0 の両電価に接続されているため、電源パッド 3 8 v および接地パッド 3 8 g とコンデンサ 3 0 との間には、それぞれワイヤ線 1 4 v , 3 2 v のイングクタンス成分し1 , し 7 およびワイヤ線 1 4 g , 3 2 g のイングクタンス成分し4 , し 8 が存在している。

第4図(a).(b)を比較すると、上記実施 例による半導体装置は、ICチップ2の電源パッド12vおよび接地パッド12gとコンデンサ1 0との間には、それぞれインダクタンス成分し3 およびインダクタンス成分し6だけが存在する。

これに対して、従来の半導体装置は、ICチップ2の電源パッド38vおよび接地パッド38s とコンデンサ30との間には、それぞれインダクタンス成分し1,し7およびインダクタンス成分

L4. L8が存在する.

いま、各ワイヤ線14v,14g,16v,16g,32v,32gの長さがすべて等しく、従って各インダクタンス成分がすべて等しい、すなわち、

し1=し3=し4=し6=し7=し8=し と仮定すると、上記実施例による半導体装置における電源パッド12vおよび接地パッド12gとコンデンサ10との間のインダクタンスは、従来の半導体装置に比べて、それぞれインダクタンスしだけ小さくなる。

従って、このインダクタンスが小さくなった分だけノイズの売生が低減されると共に、コンデンサ10はより効果的に動作して電源Vccおよび接地GNDの電圧変動を抑制し、ノイズキャンセラとしての役割を果たすことができる。

実際には、I C チップ 2 の電源パッド 1 2 v および接地パッド 1 2 g とコンデンサ 1 0 とを接続するワイヤ線 1 6 v , 1 6 g の長さは、電源パッド 3 8 v および接地パッド 3 8 g と電源帽子 6 v

および接地場子6gとをそれぞれ接続するワイヤ線14v,14g、コンデンサ30およびダイスタンド4と電源場子6vおよび接地場子6gとをそれぞれ接続するワイヤ線32v,32gよりも短い。特に、上記第2および第3の実施例においては、ワイヤ線16v,16gの長さは非常に短くなる。

このため、ワイヤ線16 v のインダクタンス成分し3 は、ワイヤ線14 v のインダクタンス成分し1 よりも小さく、またワイヤ線32 v のインダクタンス成分し7 よりも小さい。同様にして、ワイヤ線16gのインダクタンス成分し6 は、ワイヤ線14gのインダクタンス成分し4 よりも小さく、またワイヤ線32gのインダクタンス成分し8よりも小さい。

従って、上記実施例、特に上記第2および第3の実施例における電源パッド12vおよび接地パッド12gとコンデンサ10との間のインダクタンスは、前に仮定したインダクタンスの直しよりもさらに小さくなり、電源Vccおよび接地GND

の電圧レベル変動を即制して電源ノイズを除去す る効果もさらに大きくなる。

次に、上記與推例による効果を定量的に明らかにするために行ったシュミレーション與験の結果を第5回および第6回に示す。

このシュミレーション実験においては、第5回(a)に示すように、ICチップとして標準型のTTL回路によるインバータ42を用い、電源Vcdおよび接地GNDをそれぞれ、

V cc = 5 . 0 V

G N D = 0 . 0 V

とした.

そして第4因(a),(b)に示す上記災値例 および従来の半導体装置の等価回路の各インダク タンス値およびコンデンサ容量を、それぞれ、

L 1 = L 3 = L 4 = L 6 = L 7 = L 8 = 5 n H

L 2 = L 5 = 1 0 n H

 $C1 = C2 = 1 \mu F$

とした.

こうして条件において、上記実施例および従来

ъ.

また、第6図に示すシュミレーション実験は、 第6図(a.)に示すように、ICチップとして概 準型のTTし回路によるインパータ42の出力関 に500Ωの抵抗Rと50μPの容量のコンデン サCの負荷を接続し、他の条件は第5図に示す場 合と全く同じにして行なった。

そしてインバータ42がインバータ助作を行なった際の電源 V ccおよび接地 G N D の電圧レベル変動をそれぞれ第6図(b)。(c)に、その拡大図をそれぞれ第6図(d)。(e)に示すと、その結果は、既に第5図を用いて説明した場合と、同じ様に、Δ V cc 2、Δ V eno 1 および Δ V ono 2 で示されるごとき変動の抑制が行なわれる。

こうして、シュミレーション実験の結果によれば、上記実施例による半準体装置は、電温 V ccおよび接地 G N D のいずれにおいても、その電圧レベル変動を従来よりも小さく押さえることができる。すなわちコンデンサ10によるノイズ除去効

の半導体装置のインバータ42に入力は号を入力 してインバータ動作を行い出力は号を出力する際 の電温 Vocおよび接地 GND の電圧レベル変動を、 それぞれ第5図(b)。(c)に示す。

そして両者を比較するために、第5回(b)。 (c)のインパータ動作時における電源Vocおよび接地GNDの電圧レベル変勢を拡大して、それぞれ第5回(d)。(e)に示す。

第5図(d)、(e)において、電源Vccの電圧レベルは、従来の場合に5.0Vから4.2Vへの低下すなわち16%のレベルグウンに対し、上記実施例の場合は5.0Vから4.6Vへの低下すなわち8%のレベルグウンとなっている。従って、上記実施例の電源電圧レベルの変動は、従来より61/2に低下している。

同様に、接地CNDの電圧レベルは、従来の場合に0.0Vから0.6Vに上昇しているのに対して、上記実施例の場合は0.0Vから0.2Vに上昇している。すなわち上記実施例の接地電圧レベルの変動は、従来よりも1/3に低下してい

泉を従来よりも大きくすることができ、半導体の 試動作を防止することができる。

なお、このシュミレーション実験にはTTL回路を用いているが、他の回路における電源ノイズに対しても、同様な効果がある。

このように上記実施例によれば、パッケージの ダイステージ4に取り付けられた1Cチップ2の 電源パッド12vおよび接地パッド12gがそれ でれワイヤ線16v,16gによって、コンペイン サ10の両電価18,20に直接に接続されているため、電源パッド12vおよび接地パッド12 8とコンデンサ10との間には、それぞれマイン タクンス成分し6だけしか存在していず、の 半導体装置に比べて十分に小さいイングクタンス とすることができる。

このため、ノイズの発生を低減すると共に、パッケージに搭載したコンデンサ10によって電源 V ccおよび接地GNDのいずれにおいてもその電 圧レベル変動を従来よりも小さく押さえることが でき、すなわちノイズ除去を効果的に行なうこと ができ、従って半導体の誤動作を防止することが できる.

[発明の効果]

以上のように本発明によれば、ICチップの電 極とコンデンサとの間を、外部リードに接続され るワイヤを介さずに別のワイヤによって直接に接 終することにより、電板とコジデンサとの間のイ ンダクタンスを小さくし、コンデンサによって電 圧レベル変動を抑制することができ、従ってノイ ズを効果的に除去することができる。これによっ て、半導体の誤動作を防止することができる。

4. 図面の簡単な説明

第1図(a)、(b)はそれぞれ本発明の第1 の実施例による半導体装置を示す断面図および平 面闭、

第2図(a)、(b)はそれぞれ本発明の第2 の実施例による半導体装置を示す断面図および平

8,24,26,28……絶縁物、

10,30,40 コンデンサ、

12 v. 38 v……電源パッド、

12g、38g……接地パッド、

14 v. 14 g. 16 v. 16 g. 32 v. 3

28……ワイヤ線、

18,20 電極、

22……合成樹脂モールド、

34……セラミック基体、

36……数、

42……インパータ。

西因、

第3図(a)、(b)はそれぞれ木発明の第3 の実施例による半導体装置を示す断面図および平 面团、

第4団(a)、(b)はそれぞれ本発明の実施 例による半導体装置および従来の半導体装置の等 毎回路を示す回路図、

第5回および第6回はぞれぞれ本発明の実施例 - による半導体装置の効果を示すために行なったシ ュミレーション実験およびその結果を説明するた めの図、

第7因および第8団はそれぞれ従来の半導体装 置を示す図である。

図において、


2……ICチップ、

4 … … ダイステージ、

6 … … 外部リード端子、

6 v ······ 電源端子、

6 g ··· ··· 接地唱子、



・ICチップ

ダイステージ 外部リード端子

・・・ コンデンサ

・ 電源パッド


14v.14g,16<u>v,</u>16g--- ワイヤ旅


18.20--電極

一合成樹脂モールド

本発明の第1の実施例による半導体装置を示す図 第1図

代理人 弁理士







2--- IC 5-J 4 ··· ダイスデージ 6 ·- 外部リード端子 6v --- 電源端子 6g…接炮煸子 24,26… 絶縁物


10 …コンデンサ 12v …電源パッド 12g …接地パッド 14v, 14g, 16v, 16g--- ワイマ族 18, 20--- 電極 22--- 合成制脂モルド

本発明の第2の実施例による半導体接置を示す図 第2図





本発明の実施例による半導体装置および **従来の半導体装置の等価回路を示す回路図** 第4図



2--- IC チップ

4---ダイステージ

6 --- 外部リード端子 6v --- 電源端子

6g---接地端子 28---耙緑物


10 --- コンデンサ


12v---電源パッド

12g---接地パッド 14v, 14g, 16v, 16g---ワイヤ線 18, 20---電極


22---合成樹脂モールド


本発明の第3の実施例による半導体装置を示す図 第3四






本発明の実施例による半導体表面の効果を示すために行なった シュミレーション実験およびその結果を説明するための図 第 5 図






本発明の実施例による半導体装置の効果を示すために行なった シュミレーション実験 およびその結果を説明するための図 第 6 図



従来の半導体装置を示す図 第 7 図



手続補正書(方式)

平成 1年 4月24日

特许庁長官以



1 事件の表示

昭和63年 特許願 第312538号

2 発明の名称

半導体装置

3 補正をする者

事件との関係 特許出願人

富士通株式会社

株式会社九州富士通エレクトロニクス

4 代理人

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(7259) 井理士 井 桁 貞 一

(ほか2名)

電話 川崎 (044)754-3035

5 補正命令の日付


平成元年3月13日


(発送日 平成元年3月28日)


6 補正の対象

図 面

7 補正の内容







本発明の実施例による半導体接置の効果を示すために行なったシュミレーション実験 およびその結果を説明するための図 第 6 図 (そ の 2)

手統補正醬(自兒)

平成 / 年 4 月 2 4 日

特許庁長官 股



1 事件の表示

昭和63年 特許願 第312538号

2 発明の名称

半導体装置

3 補正をする者

事件との関係 特許出願人

富士通株式会社

株式会社九州富士通エレクトロニクス

4 代理人

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(7259) 弁理士 井 桁 貞 一 電話 川崎 (044)754-3035 (ほか2名)



5 補正の対象


図 面


6 補正の内容

図面中、第5図を別紙の通り訂正する。









本発明の実施例による半導体を置の効果を示すために行なった シュミレーション実験およびその結果を説明するための図 第50回 (その2)